» ZEPマガジン

商品タイプで探す

Designers' Tips

2025年12月29日号

技術で探す

著者/講師で探す

Access:199

ZEPマガジン

2025年8月1日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
JESD伝送路の設計基礎と差動伝送
JESDインターフェースの評価試験は，FPGAや各種ソフトウェアに組み込まれたサポート機能を用いて実施する
2025年7月31日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
JESDトランシーバの評価法
FPGAの開発環境に組み込まれているアイ・パターン観測用ツールを利用することで，実機での評価を補完し，より詳細な解析が可能
2025年7月30日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
FR4基板とストリップ線路の特性
10Gbps以上の高速信号では，-5dBまで損失が増すため信号品質が規格を満たさない可能性がある
2025年7月29日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
JESD204におけるリターン・ロスの意味と役割
リターン・ロスが大きいほど入力信号が反射せずに伝送されていることを意味する．理想は，S11はゼロ，リターン・ロスはマイナス無限大
2025年7月28日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
高速シリアル・インターフェースの評価指標「アイ・パターン」
Sパラメータで表されるS21の挿入損失，ケーブルによる周波数依存性のロス，信号の反射によるひずみは，信号のタイミングに影響し，ビット・エラーの原因になる
2025年7月27日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
JESD204における伝送路ロスと波形補正の重要性
Sパラメータで表される$S_{21}$の挿入損失，ケーブルによる周波数依存性のロス，信号の反射によるひずみは，信号のタイミングに影響し，ビット・エラーの原因になる
2025年7月26日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
CMLとLVDSの送信回路の共通点と違い
高速A-Dコンバータの送信回路の代表は，CML（Current Mode Logic）とLVDS（Low Voltage Differential Signaling）．両者は，高速性と低ノイズ特性を備える差動伝送方式
2025年7月25日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
JESD204通信における専用線の役割
JESD204の通信では，データ転送に使用される信号線とは別に，制御や同期のための専用線が存在する
2025年7月24日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
JESD204のレーン構成と信号方向
JESD204は，A-Dコンバータの高速化と高精度化の要求に対応するシリアル通信規格．特にJESD204BやJESD204Cが広く用いられている
2025年7月23日号 　 [アナログ/センサ/計測] [基板/実装/3Dプリンタ]
LVDSからJESD204BCまで！高速ADC I/Fの伝送速度
高速A-Dコンバータを用いれば，ミキシングや波形合成などのRF信号処理もディジタル領域で実行でき，アナログ回路の温度による特性変化や経年劣化を克服できる

1 … 14 15 16 17 18 … 52

人気のZEPマガジン

ZEPマガジン総アクセス数: 291,188

Translate »